挑战物理极限 三星宣布5/4/3nm工艺演进路线

admin

此前，有消息称苹果今年发布的A12处理器已经量产，并且采用了台积电7nm制程工艺，7nm工艺将比10nm工艺在性能上提升20%，与此同时在功耗上还能降低40%，带来性能与效率的双重提升。三星也宣布了其7nm LPP工艺制程芯片将会在2018年下半年投入量产。

　　与此同时，在刚刚召开的Samsung Foundry Forum(三星工艺论坛)上，三星更是公布了三星在未来几年芯片的演进路线。宣布将进军5nm、4nm及3nm工艺，直逼物理的极限。其中，5nm LPE(Low Power Early，低功耗早期)工艺相较于7nm LPP(Low Power Plus，低功耗增强)，会进一步缩小芯片核心面积，带来超低的功耗;4nm LPE/LPP将会成为三星最后一次在芯片上使用FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)技术，进一步压缩芯片面积;3nm GAAE/GAAP(Gate All Around，环绕栅极)则采用了全新的MBCFET(Multi Bridge Channel FET，多桥通道场效应管)技术，需要对晶体管底层结构进行重新设计，克服当前技术的物理及性能屏障，增强栅极的控制能力，使得性能大大提升。

　　此前有人曾指出，3nm芯片制程工艺将是摩尔定律的极限，这一定律在半导体行业已经被验证了近半个世纪，目前来看广义的摩尔定律仍然存在，也许在3nm之后，还会有2nm甚至是1nm工艺制程的出现。至于那时候半导体芯片行业将会如何发展?科学技术将会发展到什么地步?就只能在未来科技创新的路上寻求答案了。